【導讀】在我們的系列參考設計文檔中，我們詳細描述了25 kW直流快充模塊的開發過程。本白皮書則主要探討25 kW直流快充模塊的開發和測試中硬件和固件設計以及調試階段的技巧與訣竅。我們將介紹如何測試和微調去飽和保護功能，分析SiC MOSFET漏極電壓振鈴的原因，以及添加緩沖電容的好處。此外還考慮如何在環回測試中使用比待測器件(DUT)功率更低的設備來測試DUT。最后，我們將討論相移雙有源橋控制算法設計。
簡介
以下圖1是25 kW電動汽車直流快充系統的高級框圖，主要由PFC級和相移雙有源橋DC-DC級組成。
圖1 25 kW電動汽車直流充電樁的高級框圖
在任何電源轉換器設計過程中，都必須實施硬件保護，這一點很重要。事實上，功率開關器件是轉換器的核心，設計人員需要在確保系統在各種特定的場景中提供保護功能。在這些場景下，過壓和過流保護是基本要求。這兩種保護可以采用多種方法實現：相對簡單的方法，例如在關鍵回路添加阻容元件，形成所謂的緩沖器(Snubber)，有助于限制電壓峰值；另一種較為復雜的方法，就是在瞬時條件超過預定標準時，阻斷器件運行。
采用這種方法時，比如我們在開發雙有源橋式轉換器時采用了這種方法，在轉換器的兩側添加具有指定閾值和遲滯的電壓比較器來實現過壓保護，在DC-Link過壓時阻斷柵極驅動器。
類似的方法也適用于過流保護解決方案。利用自帶過流保護功能的柵極驅動器就可以方便地解決問題。使用具有去飽和保護(DESAT)功能的NDC57000柵極驅動器，可降低BOM成本并提高產品市場競爭力。在下一部分中，我們將介紹在硬件啟動測試階段進行的PFC級和DAB DCDC級DESAT閾值的測量和評估，這在控制固件(FW)調試之前是必不可少的。在DAB DC-DC級，我們則著重于增強DESAT保護功能，以實現寬輸出(200 V至1000 V)工作電壓范圍。
全數控電源轉換器中的關鍵硬件功能是硬件保護、過流和過壓保護，旨在防止功率半導體器件在過流或短路期間消耗過大的功率。這可以防止出現過壓尖峰，避免損壞功率半導體。硬件保護在控制算法啟動和調試階段至關重要，因為此時經常會發生不可預測的MOSFET開關，會導致功率器件燒毀，而需要消耗時間和成本進行處理，非常麻煩。
PFC 級 DESAT 保護
PFC級中使用的NCD57000隔離式柵極驅動器具有DESAT保護功能，有助于對所用的PIM SiC MOSFET進行過流保護設計。“25 kW SiC直流快充設計指南(第六部分)：用于電源模塊的柵極驅動系統”描述了設計過程 。我們在硬件啟動階段評估了DESAT功能，并測量了DESAT動作閾值電流和SiC MOSFET軟關斷時間。
用于高壓側SiC MOSFET的DESAT動作電流評估的測量原理如圖 2 所示；左邊是高壓側、右邊是低壓側SiC MOSFET測量。我們選擇了與應用的DC-LinkDC-Link電壓相同的測試電壓，即 800 V。通過柵極測試脈沖導通待測高壓側SiC模塊，使DESAT保護動作。假設直流電阻可以忽略不計，所以流經待測SiC MOSFET的電流上升di/dt僅受150μH的串聯PFC電感的限制。電流上升可由下式表示。
圖 2 PFC級DESAT動作電流硬件啟動測試
高壓側SiC MOSFET(左)和低壓SiC MOSFET(右)
在“25 kW SiC直流快充設計指南（第六部分）：用于電源模塊的柵極驅動系統”中，針對800 V DC-LinkDC-Link電壓，我們計算出 DESAT閾值電流理論值為85÷115 A；應用手冊AND9949對計算過程進行了詳細闡述，測量在25 °C室溫下進行。需要注意的是，DESAT閾值水平還取決于SiC MOSFET、柵極驅動器和DESAT保護電路中元件的溫度。
根據圖3中的測量結果，SiC MOSFET的導通時間為25至27 ns，軟關斷時間為700 至 710 ns(當DESAT工作時)。高壓側DESAT動作閾值的測量值為75 A，低壓側為72 A。我們評估了所有原型設計并測量了DESAT閾值，得出68 A - 117.7 A 的范圍。由于PFC級在26.5 kW(1.5 kW是25 kW PFC級的功率裕度)和207 VRMS 時的最大相電流應為 70 A，因此我們將PFC 級中的DESAT閾值提高了20%，以便在85 A - 90 A范圍內的最小電流閾值下激活。
對于商用量產產品，進行評估說明必不可少，應使用足夠的樣本進行測量，以便對所用電子元件的數值公差引起的變化進行可靠評估。
圖 3 DESAT跳閘電平測量
高壓側(左)和低壓側(右)SiC MOSFET
為了解環境溫度對DESAT電流閾值水平的影響，我們在25 °C和50 °C下對同一樣品進行測量；DESAT動作閾值增加了5.4 A。在兩種溫度條件下的測量結果如圖4所示。這一測量結果表明，針對整個工作電壓范圍和整個溫度范圍設計DESAT保護是多么重要。
圖 4 25 ℃(左)和50 ℃(右)下的DESAT動作電流
備注：圖2中的測試僅評估了一個SiC MOSFET發生短路故障時的動作電平；該測試并未評估電流從高壓側流向低壓側SiC MOSFET時的上下橋臂短路情形。發生橋臂短路時，電流不再受到限制。DESAT保護不能有效地保護SiC MOSFET，因為主要限制因素(即串聯的PFC電感)限制了電流上升，如公式(1)所示，從而允許DESAT在所需電流水平下作出反應，避免大電流繼續流過MOSFET。
DAB DCDC級的DESAT保護增強
與PFC級相同，雙有源橋轉換器DCDC級也使用了具有DESAT保護功能的NDC57000柵極驅動器。原理上來說，這種保護利用電源路徑端子兩端不斷改變的壓降來監控流過驅動開關器件的電流水平。當然，必須了解開關器件的特性才能進行正確的過流保護配置。雖然數據手冊提供了基本信息，但通常不會很詳細并且貼合應用案例，因此無法準確選擇器件。樣機測試固然重要，電路仿真工具在設計過程中也很有幫助。如圖5的部分電路圖所示，建議的驅動電路遵循NCD57000數據手冊建議。
圖 5 NCD57000柵極驅動電路圖
盡管計算去飽和閾值電阻(圖5中的R27A)看似簡單，但卻未必如此，因為RDS,ON參數并不是恒定的；它隨柵極電壓以及流經器件的瞬時電流而變化。根據器件數據手冊中提供的數據，而簡單地將這兩個關聯項結合起來，以獲得實際RDS值，并用于RDESAT 值計算，這并非一項簡單的任務。若有器件仿真模型會更容易實現。
由于NCD57000的完整仿真模型尚未公布，我們建立了其去飽和功能的簡化模型，該模型可與開關器件結合使用。仿真結果顯示，DESAT靜態閾值取決于電阻R1。原邊半橋的電阻初選原邊14.3 kΩ，副邊副邊半橋阻值選擇13.3 kΩ ，因為在某些條件下，副邊副邊電流會稍高一些。圖6所示為仿真柵極電路圖。
圖 6 NCD57000柵極驅動器仿真電路圖
圖7顯示了不同R1電阻值下仿真得到的DAB DESAT保護靜態閾值。
圖7 不同R1下仿真得到的DAB DESAT保護靜態閾值
與PFC級一樣，DAB DCDC級的去飽和保護也得到了驗證。下圖為兩側功率級的簡化示意圖，包含功率電感和變壓器。
圖8 兩側功率級的簡化圖，包含功率電感和功率變壓器
可能的故障條件數相對較多。因此，我們為去飽和保護測試選擇了以下可能的情況，以限制測試次數，確保設置簡單且可重現：
? 原邊原邊開關——副邊副邊短路仿真(圖 9)
圖9 副邊短路仿真副邊
? 副邊副邊開關 – 原邊短路仿真原邊(圖 10)
圖10 原邊短路仿真原邊
在測試期間，所有開關均保持關斷狀態，除了待測開關。理想情況下，需要能夠產生單脈沖的專用測試軟件。如果沒有測試軟件，可以考慮選擇最小開關頻率大約1 k Hz的，具有產生長脈沖的占空比(推薦范圍>200 - 300 μs)。脈沖必須足夠長，以使待測開關所經受的DC-LinkDC-Link電壓和有效電感的特定組合能夠在一個脈沖內達到預期的去飽和電流閾值。通過假定所選測試電壓(正常工作電壓)、DESAT保護動作時的峰值電流，以及變壓器的漏感和原邊串聯諧振電感，就可以通過公式 (1) 計算所需時間。
圖11所示為的DAB原邊測量的典型波形如圖11所示。
圖11 原邊原邊DAB DESAT閾值測量
R27A(圖 5)14.3 kΩ
DC-LinkDC-Link為400 V時，最大電流達到145 A，而DC-LinkDC-Link 800 V時，該電流高達248.1 A。這似乎有點奇怪，因為靜態閾值仿真顯示當Rdesat = 14.3 kΩ時，動作電流為109.9 A。不僅如此，400 V和800 V下達到的最大電流還存在相當大的差異。可以通過增加設置電阻來降低DESAT動作閾值。
因此，將Rdesat 14.3 kΩ增加到15 kΩ后重新測量：
圖12 原級原邊DAB DESAT閾值測量
R27A(圖 5)15 kΩ
出乎意料的是，2種電壓下的最大閾值電流與預期不同；電流本應下降大約30 A，但實際在400 V時下降了8 A，在800 V時增加了4 A，高達251.9 A。副邊副邊的情況似乎更糟，一旦原邊原邊短路，其有效電路電感會更低些。如圖13所示，700 V時最大電流達到282.6 A，其中Rdesat設置為16.2 kΩ。因此，未在800 V和920 V下進行測試。
圖13 副邊副邊DAB DESAT閾值測量
R27A(圖 5)16.2 kΩ
因為仿真顯示Rdesat為16.2 kΩ時，靜態動作閾值為26.1 A，所以肯定有問題或是理解有誤。所以我們使用NCD57000數據手冊，在SPICE中對去飽和保護電路進行建模，以研究電路如何工作。圖 14所示為仿真電路。
圖14 利用SPICE對NCD57000柵極驅動電路進行仿真
圖15描繪了幾個已完成仿真的DESAT保護功能激活期間的典型關系，并解釋了在上述測試期間測量的最大電流值，其識別順序如下：
?柵極驅動器激活其源極輸出，以開通模塊中的晶體管——在仿真2 μs后不久
?一旦柵極-源極電壓(綠色跡線)達到柵極開啟電壓，漏極-源極電壓就會開始降低。請注意，在所有這些測試中，初始漏極電流均為0 A。
?漏源電壓的快速下降會導致DESAT輸入電壓反轉。它源于先前在D1和D2高壓二極管中累積的反向偏置電荷。如NCD57000應用手冊AND9949所述，上述仿真模型中的D3二極管限制了該反向電壓。
?DESAT充電電流源在前沿消隱時間(~450 ns)之后導通。在導通后的這段時間消逝前，DESAT保護實際上是無效的。
?26.1 A的漏極電流應該與16.2kΩDESAT電阻相關，大約在DESAT前沿消隱時間結束時達到(此處只是巧合)。請注意，即使消隱時間結束前已經達到漏極電流靜態閾值，柵極驅動器也不會做出反應。
圖15 DAB級副邊副邊DESAT保護激活期間的各參數波形變化
?DESAT充電電流源(0.5mA)對DESAT電容進行充電——DESAT引腳電壓開始上升。
?一段時間后，DESAT電壓在仿真時間約為3.6 μs時超過9.0 V標稱閾值電平。同時，由于漏極影響，在55 A/μs的電流變化下，漏極電流將達到85.5 A。請注意，柵極驅動器仍然沒有反應。
?即使達到了DESAT閾值，還需要經過額外的320 ns濾波/消隱時間，漏極電流以恒定斜率進一步上升。
?最后，在104 A的漏極電流下，柵極驅動器在DESAT濾波時間后激活所謂的軟關斷過程，此時將柵極吸收吸收電流限制在大約70 mA。其目的是限制漏極di/dt，以使電源路徑寄生電感上的漏極-源極過電壓不會損壞MOSFET。在測量波形中，可以明顯看到漏極-源極電壓轉換速度也低很多。
?如圖所示，柵極吸收吸收電流降低意味著在給定條件下，當漏極-源極電壓上升時，在下一個3.1 μs后首先出現柵極閾值電壓電平。但漏極電流仍然高速增加并達到252 A。
?再過約0.7 μs后，驅動器完成軟關斷過程，電流達到277.8 A，與 Rdesat電阻值無關。
請注意，上圖中的藍線為漏極電流，盡管它是L1(圖14)電感電流。將其納入圖表是為了與樣機測試保持一致。直接測量漏極電流幾乎是不可能或不切實際的，因為它會改變電源模塊的電源進出路徑。相反，測量電源模塊開關節點的電流可以非常快速地完成。
從結果來看，很明顯，DESAT保護在其給定設計狀態下可能不會提供實際的過流保護。很可能會達到并超過342 A的最大功率模塊漏極脈沖電流，尤其是在DC-Link電壓為800 V及以上的副邊。
這意味著需要進行一些調整來解決這個問題——可以應用不同的方法。調整應盡量簡單，從仿真和測量波形來看，在軟關斷過程中將柵極吸收電流從70 mA(最大值)適當增加一點可能是有益的，尤其是當第一階段至柵極-源極平坦區域短路時。如上所述，漏極電流增加了約150 A，這基本達到了大部分的最大電流水平。
必須記住，DESAT仍應采用軟關斷，并且當DESAT保護未激活時，附加電路不應影響工作。
此外，這里的電路仿真是建設性的。最終，我們仿真了各種選項，并重新設計了柵極驅動電路，將一個PNP晶體管Q1 NSS60600添加到吸收電流通道。如下面的仿真電路圖所示，這是權衡軟關斷速度和最大漏極-源極電壓之后做出的折衷選擇。
圖16 NCD57000柵極驅動電路的SPICE仿真，添加了Q1 PNP晶體管
我們對原型板進行了相應修改，并重復進行上述測試，隨后微調了Rdesat的值，以使DESAT保護不會過早介入。針對原邊A低壓側開關捕獲到以下波形：
圖17 原邊低壓側SiC的DAB DESAT閾值測量
Rdesat 13.8 kΩ和添加的Q1 PNP晶體管
如圖所示，在原邊的800 V下，最大漏極電流達到150 A，而之前測試結果為248 A。此外，400 V和800 V時的最大漏極電流之間的差異也沒有以前那么大。正如預期，最大漏極-源極電壓增加，但測得的890 V(最大值)仍然在1200 V電源模塊額定值范圍內。此外，圖18中的副邊測試現在是安全可行的；即使測得的di/dt斜率超過60 A/μs，在800 V下測的與上述相同的副邊開關達到的最大漏極電流仍低于200 A。在經過上述修改的兩塊板上測得的最大漏極電流不超過210 A。最大漏極-源極電壓低于1020 V。我們發現并證明該解決方案足以滿足DAB DC-DC應用要求，在常規操作和測試期間未發現任何性能損失。
請注意，所有測試在室溫下進行；在商用產品開發中，對于在設計階段根據產品要求評估整個溫度工作范圍來說，DESAT動作電流閾值至關重要。
圖18 副邊低壓側SiC的DAB DESAT閾值測量
Rdesat 13.862 kΩ和新增的Q1 PNP晶體管
PFC 級 PIM SiC 布局
SiC應用通常工作在高dv/dt。在25 kW直流充電模塊設計中，我們把dv/dt控制在20 至40 V/ns范圍。要達到高電壓變化率并使設計保持低漏極過沖，需要使用合適的DC-Link電容和緩沖電容。為了使電流環路面積盡可能小，以達到低寄生電感水平的走線，需要優化布局。
圖19所示為PIM SiC半橋模塊連接示意圖，其中柵極驅動導通電阻為4.7 Ω(R29和R37)，關斷電阻3.3 Ω(R31 和 R39)，并且DC-Link電容和緩沖電容連接至DC+ 和 DC- 軌。我們將250 nF Ceralink電容C24用作緩沖電容，DC-Link電容C25則選用75 μFF薄膜電容(Foil Capacitor)。
為了使PIM驅動回路靠近PIM模塊，我們在每個SiC PIM模塊上使用三個薄膜電容和一個Ceralink 電容。在圖19的示意圖中，我們使用了特定的PIM模塊；因此，PFC級的每相在PIM SiC模塊上都有緩沖電容和薄膜電容。圖19 中的這種電容連接方法有助于在SiC MOSFET和緩沖/DC-Link電容 LP+ 和 LP? 之間保持低寄生電感，這有助于減少快速開關的SiC MOSFET的漏極電壓振鈴。
圖19 SiC半橋PIM模塊示意圖，帶緩沖電容和DC-Link電容，并突出顯示了正負電源軌的寄生電感，從高dV/dt開關角度考慮低寄生電感至關重要
25 kW PFC級PCB布局如圖20所示，藍色部分表示從三相交流通過PFC電感和SiC PIM模塊到直流輸出800 V的主電源路徑。從SiC應用角度來看，正負軌之間每個SiC PIM模塊(PIM A、PIM B 和 PIM C)的緩沖電容和DC-Link電容的PCB布局尤為重要。該布局必須在開發初期的PCB Layout階段就已完成。
藍色方塊突出顯示了電容Cfilm和CCERALINK。PCB上這樣的電容布局可使高頻電流回路靠近特定的SiC PIM模塊。此原理圖連接和PCB布局可確保每個PIM模塊在正負DC-Link軌之間的電流環路較短，從而消除了漏極電壓振鈴的PCB寄生電感效應，這在具有高dv/dt 的SiC MOSFET應用中至關重要。
圖20 25 kW PFC級PCB布局
藍色方塊突出顯示靠近每個SiC PIM模塊的緩沖電容和DC-Link電容的布局
在10 kW功率水平進行測量時，我們測量了每個SiC PIM模塊的漏極-源極開關波形，以驗證開關性能是否較佳并評估漏極電壓振鈴。圖21所示為SiC PIM C實測波形；SiC MOSFET的dv/dt測量結果在28 到32 V/ns的范圍內，此值不包括振鈴信號的轉換速率。
圖21中SiC PIM C實測波形呈現嚴重的漏極電壓振鈴；如箭頭突出顯示，峰值漏極電壓達到960 V，從電容降額和SiC MOSFET的角度來看，這是不可接受的。這種振鈴通常也會對EMI性能產生負面影響。
圖21 10 kW輸出功率下SiC PIM C模塊的漏極-源極開關的實測波形
我們通過分析SiC PIM C模塊的PCB布局來確定振鈴的可能來源，基本上是由緩沖電容和SiC晶體管漏極之間的高寄生電感引起的。我們看到PCB走線會產生額外的寄生電感Lp，其中并未像PIMA和PIMB SiC模塊那樣使用Ceralink緩沖和薄膜DC-Link電容從另一側端接(如圖20所示，靠近PIMC模塊)。PCB走線長度似乎可以忽略不計，但在這里我們可以看到SiC MOSFET應用的一個經典示例，說明PCB布局的重要性。
為了抑制漏極電壓振鈴，我們在PIM C SiC模塊附近添加了一個 100 nF高壓陶瓷電容，如圖20所示。我們在相同條件下再次測量了PIM C模塊的開關波形，以了解添加100 nF陶瓷緩沖的影響。圖 21顯示了抑制振鈴的實測開關波形。現在，開關波形可接受了，同時圖21中160 V左右的漏極電壓過沖值也減少到約25 V 。
圖22 10 kW 輸出功率下SiC PIM C模塊的漏極-源極開關實測波形，在PIM C模塊附近添加了100 nF高壓緩沖電容
如此一來，我們可以認為振鈴問題已經解決。下一個重要步驟是評估緩沖器溫度以及是否會發生過熱，因為緩沖器溫度高會降低電容的使用壽命。嘗試在AND90103中描述的內部帶有緩沖電路的SiC PIM模塊，或者對緩沖電路進行重新設計(如RC緩沖電路)，這樣就可以通過減少功耗來降低緩沖電容的溫度。另一種選擇是更改PCB布局，通常用于降低漏極電壓振鈴。
圖23我們可以看到在26.5 kW輸出功率下運行1.5 小時后，25 kW PFC級PCB布局底部的紅外攝像頭照片。Sp5是添加的100 nF陶瓷緩沖電容的溫度。為便于比較PCB紅外圖片與PCB視圖，圖23與圖20以相同的視角顯示。添加的陶瓷緩沖電容的溫度達到 91.9 °C，有些太高了；因此，設計人員必須使用上述選項重新設計電路。
圖23 在26.5 kW輸出功率下運行1.5小時后，25 kW PFC級PCB布局底部的紅外攝像頭視圖。Sp5是添加的100 nF陶瓷緩沖電容的溫度。
下圖所示對PFC原型進行PCB布局修改將全面降低圖23中的PCB走線溫度(sp1、sp2 和 sp3)。為了估計需要對PCB進行哪些更改，我們重新制作了一個樣機，并通過增加銅線來加寬溫度最高的走線。圖24是一個重新制作的樣機示例。左圖為未重新制作的800V DC輸出走線，右圖則是同一視角，但采用了2 x 2.5 mm2導線以加固走線；可以看到這部分走線的溫度下降了43 °C。
就測試結果而言，我們可以采用更粗的銅線，但設計人員必須牢記最終產品的可制造性和隔離要求。因此，在制造中必須有選擇地考慮方案。另一種選擇是添加隔離SMT母線條來加固PCB走線。
圖24 25 kW PFC級PCB布局
左：最大輸出功率為26.5 kW時的800 V DC輸出走線
右：同一視角，但采用了2 x 2.5 mm2導線以加固走線
控制設計
該快速充電器在PFC和DAB中具有多個閉環控制器。我們將以DAB為例分享我們對控制器增益設計的考慮；圖25顯示了其控制結構的概覽。
圖25 DAB控制框圖
有四個PI控制器會影響DAB輸出。其中兩個將變壓器兩端的平均電流控制為零，防止直流電流積聚——這是防止變壓器飽和所必需的。與這兩者并行的是輸出電流控制，它可以改變原邊和副邊之間的相移，以實現所需的輸出電流。最后，電壓控制器疊加在電流控制器上，改變電流以實現預期電壓。然而，其輸出受限，允許 DAB利用所需的CC/CV特性對輸出進行充電。
所有這些控制環路都會影響DAB輸出，因此會相互振蕩并導致不穩定。然而，通過選擇增益以產生明顯不同的動態特性，可以將這些閉環相互去耦，從而簡化其設計。在圖26中，這些環路的頻率響應突出顯示了這種去耦。
圖26 DAB閉環的頻率響應
原邊磁通補償、輸出電流控制和輸出電壓控制的-3 dB頻率分別為 7.5 kHz、1 kHz 和 100 Hz左右——這種明顯差異使得三個控制環路各自具有獨立的表征。最快的磁通補償設置可確保DAB始終在變壓器不飽和條件下運行。電流環路比電壓環路快一個數量級，這很有必要，因為內部(電流)環路必需比外部(電壓)環路快。可以通過仿真模擬這種設計方法對系統輸出的影響。圖27顯示了該仿真的結果。
圖27 DAB啟動(階躍響應)仿真結果
圖28顯示在其輸出電容中剩余電壓約為180 V時，轉換器啟動。目標電壓為300 V，電流限值為10 A。輸出側沒有負載。該控制機制不具備磁控軟啟動功能，導致在運行開始時通過變壓器兩端的直流電流較大——通過磁通補償可將其快速控制為零。電流控制要慢一個數量級，可以看到在4 ms后達到了某種程度的穩定狀態。
電壓環路則再慢一個數量級，它在15到20 ms后達到穩定狀態。該仿真顯示在DAB工作時不存在任何不穩定狀態。然而，必須通過測量相同的工作點確認動態響應與仿真結果類似。下圖顯示了該測量結果。
圖28 DAB啟動(階躍響應)測量結果
仿真和測量結果顯示輸出電壓穩定并為DC-Link電容成功充電。此外，它們的動態行為非常相似，不僅驗證了仿真模型，也證實在轉換器控制開發過程中采用的模型基礎設計方法有效。
環回測試
不建議在應用中測試大功率電力電子設備。使用快速充電器從電網為高壓電池充電時，應確保能夠安全運行。因此需要一個專用測試環境來進行快速充電器的集成測試和調試。除了測量設備和安全設備外，還需要大功率電源(交流和直流)和負載。這些設備可能相當龐大且昂貴。然而，可以通過轉換器并行操作來規避這些問題，如圖29所示。
圖29 環回測試框圖
兩個PFC連接到同一個交流電源，它們各自的直流輸出連接到DAB的輸入和輸出。高頻濾波器將功率轉換器上產生的開關噪聲相互隔離。PFC1控制其輸出電壓，從而控制DAB的輸入電壓，而 PFC2控制其輸出電壓，即DAB的輸出電壓。DAB在CC模式下運行會導致能量流過所有三個轉換器。
該圖顯示了DAB正輸出電流方向。大部分能量在紅色箭頭所示的圓圈內流動。交流電源只需提供由回路內所有元件產生的損耗——比25 kW時1.5 kW損耗的循環功率要低一個數量級——這樣僅使用交流電源就可以進行高功率測試，對輸出功率的要求顯著降低。圖30顯示了這種測量方法的設計。
圖30 安森美實驗室的環回測試設置
DAB必需提供隔離，因為PFC會在其DC-Link上引起共模電壓。通過開啟所有高壓側或低壓側開關，在每個開關頻率下將零矢量應用于交流輸出。將兩個PFC連接到相同的直流端和交流端，會在零矢量期間導致無用電流流動。想象一下在所有上橋臂開關開啟時對一個PFC應用零矢量，而另一個PFC則完全相反。圖31所示為簡化框圖。
圖31 未提供電隔離時零矢量期間的電流路徑
兩個PFC在同一DC-Link上的耦合構成了電容上的一條閉合回路(如圖31紅色部分所示)。在零矢量期間，該回路會在電網側電感兩端施加電壓，從而影響PFC正常工作，同時導致不受控制的電流。
來源：Onsemi
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
以獨特產品設計競逐微控制器賽道，ADI低功耗MCU加速物聯網應用落地
